Come ridurre il ronzio su un CMOS segnale di clock

Meno di perfetta impulsi in segnali di clock causano circuiti elettronici di elaborare le informazioni in modo non corretto che può provocare guasti catastrofici e il comportamento del circuito intermittente. Una forma d'onda periodica sovrapposto sul clock , di cui suonare, è una imperfezione orologio che gli ingegneri elettronici devono correggere . Ridurre il suono a volte può essere facilmente fissato con l'aggiunta di un condensatore o una resistenza nel circuito . Occasionalmente , suoneria può essere risolto solo se il circuito di clock è completamente redesigned.Things che ti serviranno
resistenze variabili
condensatori variabili
driver dell'orologio
oscilloscopio
circuito simulatore

Mostra 1

Inserire un resistore variabile con un range 0,1-50 ohm nel percorso del cavo del segnale di uscita del driver in cui si verifica lo squillo Altre istruzioni
.
2

inserire un resistore variabile con una comprese tra 0,1 e 50 Ohms nel percorso del filo del segnale all'ingresso del circuito la cui uscita è squillare .
3

Collegare un condensatore variabile in un range tra 1 e 100 picofarad e un resistore variabile in un range tra 100.000 e 1.000.000 ohm . Collegare in serie in cui il piombo condensatore scollegato è collegato al nodo circuitale di suoneria e la estremità libera del resistore è collegato alla tensione di alimentazione .
4

Regolare i valori di resistenza variabili nel circuito così che sono nel mezzo della gamma resistenza totale . Fare lo stesso per il condensatore variabile .
5

Collegare il cavo oscilloscopio al nodo squillo e applicare il potere . Regolare le resistenze variabili e condensatori in modo tale che il suono è ridotto al minimo in quanto visualizzato sullo schermo dell'oscilloscopio ,
6

Controllare la corrente di alimentazione del circuito e l'ascesa e la caduta di tempo del segnale di clock . Regolare le variabili resistenze e condensatori in modo che squilla è ridotta al minimo ; corrente di alimentazione è ridotto al minimo ; e il tempo di ascesa e la caduta del segnale di clock è minimizzato o tutte queste specifiche del circuito si trovano a vostre specifiche richieste del circuito .
7

Inserire un buffer orologio o un driver nel percorso della linea di clock squillo tale segnale che il conducente sia uguale distanza tra il circuito delle unità segnale di clock e il circuito di pilotaggio di clock . Regolare i valori delle resistenze variabili e condensatore in modo che suoneria , corrente di alimentazione , tempi di ritardo di propagazione e salita e discesa sono ridotti al minimo . Continuare a inserire buffer di clock nella linea di clock , al fine di ottimizzare ulteriormente le prestazioni del circuito .